设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL A Guide to Digital Design and Synthesis ...
12
返回列表 发新帖
楼主: tomvsjerry

Verilog HDL A Guide to Digital Design and Synthesis 2nd part1

[复制链接]
huatiantian
发表于 2007-5-29 16:06:05 | 显示全部楼层
thx!thx!thx!thx!thx!thx!
回复 支持 反对

举报

chizya
发表于 2009-11-20 13:50:41 | 显示全部楼层
xiexie
回复 支持 反对

举报

zyl14051049
发表于 2010-7-5 21:30:01 | 显示全部楼层
:victory: :victory:
回复 支持 反对

举报

zyl14051049
发表于 2010-7-5 21:31:13 | 显示全部楼层
ddddddddddddddddddddddddddddddddddddd
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

pspkrrkrr3
发表于 2010-7-5 21:40:18 | 显示全部楼层
好讚 寶貴的參考物
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

g9313703
发表于 2010-7-23 10:14:03 | 显示全部楼层
^^
1# tomvsjerry
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

hxfwdzx
发表于 2010-7-23 10:17:51 | 显示全部楼层
kankan
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-19 12:39 , Processed in 0.017232 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表