请教：如何使用fpga提取e1的时钟

nick · 发表于 2004-3-3 09:14:11

您需要登录才可以下载或查看，没有账号？注册

x

如何使用FPGA提取e1的时钟

guolh · 发表于 2004-3-3 13:26:22

用高速时钟信号提取正、负传号的上升沿，然后利用提取的脉冲去控制对高速时钟计数！

zhdang · 发表于 2004-3-3 14:47:05

也可以利用锁相环

nick · 发表于 2004-3-6 16:57:39

我现在使用guolh的方法，提取的时钟可以使用，测试没有误码，但我认为这样是否抖动很大，我想使用数字锁向环的方式，但我用vhdl写的锁向环提取的时钟根本就不同步与数据，为什么呢？

zhdang · 发表于 2004-3-6 21:35:49

你可以用guolh的方法先提取出时钟，然后再用锁相环对此时钟进行锁相，还以减少抖动，这样相当于两级锁相环了？

zhdang · 发表于 2004-3-6 21:37:38

锁相环也有很多种的，有的锁相环只能对时钟进行锁相，对数据就不行了。你要选好锁相环才能从数据中提取时钟。用上面的方法应该可以了

3650054 · 发表于 2004-3-9 22:09:06

可以用时钟提取的芯片

nick · 发表于 2004-3-10 19:09:50

你们有e1解帧的方法吗？
我现在发现e1中的帧头不好提取，望大家给予建议。

3650054 · 发表于 2004-3-10 21:45:23

下面引用由nick在 2004/03/10 07:09pm 发表的内容：
你们有e1解帧的方法吗？
我现在发现e1中的帧头不好提取，望大家给予建议。

要对帧头判断几次，才确定。
失步的话也要连续两次，才重新提取帧头。
帧头自己定义一个8bits或者7bits都可以。

nick · 发表于 2004-3-11 10:53:20

可是帧头必须要在ts0的位置才可以阿，
你又qq吗：
我的是：9495681

站长推荐 /2