|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
希望有能够用到的!
[ 本帖最后由 cheng520so 于 2009-4-2 18:15 编辑 ] |
-
-
如何发现并解决FPGA设计中的时序问题.pdf
807.62 KB, 下载次数: 482
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
怎样写激励文件.pdf
100.3 KB, 下载次数: 219
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
约束设计.pdf
1.41 MB, 下载次数: 384
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
Verilog的135个经典设计实例.pdf
148.4 KB, 下载次数: 329
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
High Speed Circuit Board Signal Integrity.pdf
2.97 MB, 下载次数: 266
, 下载积分:
资产 -2 信元, 下载支出 2 信元
|