在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 14929|回复: 72

【心得笔记】FPGA pipeline RISC设计 (1)

[复制链接]
发表于 2009-2-25 18:53:43 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
简单RISC CPU设计日记
三级流水到五级流水描述
针对FPGA优化实现
设计过程记录
详细优化思路描述
以图示说明为主

Pipeline RISC 设计1.pdf (1.78 MB, 下载次数: 719 )

[ 本帖最后由 brucezhan 于 2009-2-26 18:53 编辑 ]
发表于 2009-2-26 17:27:36 | 显示全部楼层
thanks
头像被屏蔽
发表于 2009-2-26 18:04:36 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2009-3-1 11:45:16 | 显示全部楼层
thanks~~~
发表于 2009-3-7 20:43:59 | 显示全部楼层
Thanks.
发表于 2009-3-7 22:46:16 | 显示全部楼层
学习一下,谢谢
发表于 2009-3-31 15:37:19 | 显示全部楼层
Thanks!
发表于 2009-4-13 20:29:32 | 显示全部楼层
资料是好东西,顶
发表于 2009-4-22 12:21:20 | 显示全部楼层
开盘价:2,548.10 市值:    - 市盈率:    - 股息:    -
最高价:2,579.22 52 周最高价:3,786.02 预期市盈率:    - 收益率:    -
最低价:2,536.33 52 周最低价:1,664.93 贝塔系数:    - 总股本:    -
成交量:9506.55万 平均成交量:
发表于 2009-4-27 13:18:39 | 显示全部楼层
3x 4 sharing
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 04:45 , Processed in 0.093108 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表