【心得笔记】FPGA pipeline RISC设计 (1)

brucezhan · 发表于 2009-2-25 18:53:43

您需要登录才可以下载或查看，没有账号？注册

x

简单RISC cpu设计日记
三级流水到五级流水描述
针对FPGA优化实现
设计过程记录
详细优化思路描述
以图示说明为主

Pipeline RISC 设计1.pdf (1.78 MB, 下载次数: 719 )

[ 本帖最后由 brucezhan 于 2009-2-26 18:53 编辑 ]

tmdted · 发表于 2009-2-26 17:27:36

thanks

rstu288 · 发表于 2009-2-26 18:04:36

提示: 作者被禁止或删除内容自动屏蔽

allen8198 · 发表于 2009-3-1 11:45:16

thanks~~~

gigamax · 发表于 2009-3-7 20:43:59

Thanks.

haip · 发表于 2009-3-7 22:46:16

学习一下，谢谢

ericchen228 · 发表于 2009-3-31 15:37:19

Thanks!

primerprimer · 发表于 2009-4-13 20:29:32

资料是好东西，顶

plmhinc8010 · 发表于 2009-4-22 12:21:20

firefoxwdd · 发表于 2009-4-27 13:18:39

3x 4 sharing

rstu288 rstu288 当前离线积分 85 头像被屏蔽	发表于 2009-2-26 18:04:36 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
rstu288 rstu288 当前离线积分 85 头像被屏蔽
	回复支持反对举报

站长推荐 /2