在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
芯片精品文章合集(500篇!) 创芯人才网--重磅上线啦!
查看: 6208|回复: 6

[原创] 求助,dsp与fpga相连的问题

[复制链接]
发表于 2006-5-27 22:23:37 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 cjsb37 于 2013-4-29 08:56 编辑

我用idf74lv245驱动dsp的数据线,然后与fpga(ep1c6t144i7)相连,地址线直接与fpga相连,现在发现DSP的地址线的逻辑有问题,高电平上不去,低电平下不来,请教各位问题的根本在那里阿,fpga得io供电是3.3V





发表于 2008-10-2 21:42:17 | 显示全部楼层
问题解决了吗?
解决方法,传上来分析一下。
发表于 2009-8-3 11:52:51 | 显示全部楼层
关注中。。。
头像被屏蔽
发表于 2009-8-5 00:04:27 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2009-8-19 22:32:45 | 显示全部楼层
是不是负载太重了?
如果断开FPGA,地址线就正常的话,估计就是这个问题了.
没有用过这个FPGA, IO可以设置逻辑电平标准吗?
我用的DSP和FPGA  EMIF口都是直接连的,从来没有出问题.
发表于 2009-9-8 20:36:26 | 显示全部楼层
我平时dsp和fpga也是地址线和数据线直连的不过有时候和cpld相连的时候,cpld总乱七八糟的输出一些电压,但是并没有影响我的dsp和其他器件的工作,也不影响dsp和cpld直间的通信
发表于 2011-3-19 21:29:05 | 显示全部楼层
关注中。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 13:26 , Processed in 0.023541 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表