DLL环路的false lock问题？

liandan · 发表于 2009-2-18 19:11:17

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

DLL环路的harmonic lock和false lock问题？是一个意思吗？
通常的DLL环路的harmonic lock和false lock具体什么意思吗？false lock对电路有什么影响吗？
harmonic ock是指谐波锁定吗？如果是，这个谐波哪里来？
补充：DLL
环路： PD CP VCDL
参考时钟连PD并作为vcdl输入

这是针对VCDL，还是包括以延迟单元例如非门形成的延迟线？
盼高手指点迷津？
谢谢

bluepoet · 发表于 2009-2-18 19:17:58

harmonic lock和false lock应该不是一个概念，前者应该是已经锁定的意思。你后面的问题我看不太明白，能否讲详细点。

liandan · 发表于 2009-2-18 20:54:29

问题1： false lock是什么意思？如果DLL环路出现false lock会造成什么后果？

问题2：
DLL环路两种延迟线结构：一种以多级固定延迟单元（例如非门）构成的延迟线；
一种VCDL，电压控制的延迟线；

那harmonic lock在这两种不同延迟线结构的DLL环路中都会存在吗？

那false lock在这两种不同延迟线结构的DLL环路中都会存在吗？

谢谢！

liandan · 发表于 2009-2-23 19:47:03

咋没高手回应？ hope！hope！help！

andyjackcao · 发表于 2010-12-20 21:34:34

DLL环路的harmonic lock和false lock问题？是一个意思吗？
不是

通常的DLL环路的harmonic lock和false lock具体什么意思吗？
harmonic lock-锁定在harmonic 上或者 sub-harmonic 上

false lock对电路有什么影响吗？
错误的锁定，不是想要的结果

harmonic ock是指谐波锁定吗？如果是，这个谐波哪里来？
信号本身还有丰富的谐波

osilence · 发表于 2016-1-22 11:30:39

回复 1# liandan

priestszpku · 发表于 2018-7-5 13:15:15

回复 1# liandan

看看时间，回答的有点晚。我的理解是这样的：
DLL环路的harmonic lock ： VCDL的延迟时间为 N*Tref ；
false lock： VCDL的延迟时间< T,应该处于最小延迟时间处，但是DLL却稳定了；

DLL环路的false lock问题？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2