设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 电子书 State Machine Design Techniques for Verilog a ...
12
返回列表 发新帖
楼主: kldn

电子书 State Machine Design Techniques for Verilog and VHDL

[复制链接]
palakaran
发表于 2010-3-10 21:19:31 | 显示全部楼层
very good
回复 支持 反对

举报

wumingxuer
发表于 2011-1-6 21:48:50 | 显示全部楼层
这个要学啊
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

risinglee
发表于 2011-1-20 13:59:40 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

alexpanait
发表于 2011-1-20 16:27:36 | 显示全部楼层
eetop is the best community.
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

kenpachi11
发表于 2011-1-21 17:34:05 | 显示全部楼层
非常非常有用
非常感謝
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

nieyang_fpga
发表于 2011-1-21 17:36:38 | 显示全部楼层
好东西，多谢
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

dubu113
发表于 2011-1-26 15:08:03 | 显示全部楼层
thanks a lot!!!!!!!!!!!
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

midman
发表于 2011-3-11 09:39:47 | 显示全部楼层
这是好东西 ~！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 09:29 , Processed in 0.023149 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表