在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2395|回复: 17

电子书 State Machine Design Techniques for Verilog and VHDL

[复制链接]
发表于 2009-2-3 10:49:19 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
很好的一本讲状态机设计的书。简单明了。

State Machine Design Techniques for Verilog and VHDL.pdf

158.8 KB, 下载次数: 88 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2009-2-4 02:34:38 | 显示全部楼层
Very good.
发表于 2009-3-7 21:19:35 | 显示全部楼层
好东西,多谢
发表于 2009-3-7 21:55:08 | 显示全部楼层
3q for share!
发表于 2009-3-8 18:33:21 | 显示全部楼层
thanks a lo
发表于 2009-4-27 11:57:12 | 显示全部楼层
这个比较适合初级人员吧
发表于 2009-4-27 14:24:25 | 显示全部楼层
good doc!
thanks
发表于 2009-5-20 22:31:22 | 显示全部楼层

不让灌水,哪有这么多资源

不让灌水,哪有这么多资源
发表于 2010-3-9 14:21:18 | 显示全部楼层
too old
发表于 2010-3-9 14:23:42 | 显示全部楼层
Thanks a lot.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 07:31 , Processed in 0.033988 second(s), 12 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表