[求助]有关CPLD的资源问题

wlj303

1.我记得在哪本书上看过，“宏单元可以配置成触发器，也可以配置成存储单元”，因为正在写论文，我想问一下这样的表述对不对？
2.如果要延时4us，我取0.1us的时钟计数40次，是不是说明至少需要6个触发器（2的6次方64，计数40次至少需要6位的计数器），因此占用6个宏单元，这样的表述对么？
3.9536的引脚与引脚之间的时间延迟为5ns，它与内部逻辑路径无关，对么？
4.9536的资源共有36个宏单元和800个逻辑门，那么举个例子，假如我用了12个触发器来计数和200个逻辑门（包括与非门与门等，还有由与非门构成的RS触发器），那么资源共占用了百分之几呢，怎么算？
5.设计时资源要占用多大才是最佳？
诚恳希望各位大师的指点！

wlj303

怎么没有人回答呀：（

bravelu

这些问题的讨论前提可能应该是对于XILINX公司的CPLD而言吧。
1。触发器本身也是也可以理解为一种存储器件，所以这句话应该不算错。
2。如果只是计算建立逻辑所占用的资源，这样的表述对。
3。pin to pin 延时值可以理解为器件的一种属性或参数，是和内部逻辑无关。
4。这个很难说，要看具体要看是什么样的逻辑。
5。CPLD本身颗粒不细布线资源有限，个人觉得资源用到70％以上算比较高的了。一般以满足你的功能和时序为准，什么样的比例为“最佳”应该也不是一定的。