|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
A Power Optimized Pipelined Analog to Digital Converter Design In Deep Sub-Micron CMOS Technology,
A Reconfigurable Pipeline ADC Architecture With Built-in Self-test Techniques,
Accuracy Enhancement Techniques in Low-Voltage High Speed Pipelined ADC Design,
An 8-Bit 150-MHz CMOS AD Converter. |
-
-
A Power Optimized Pipelined Analog to Digital Converter Design.pdf
1.5 MB, 下载次数: 57
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
A Reconfigurable Pipeline ADC Architecture With Built-in Self-test Techniques.pdf
3.35 MB, 下载次数: 47
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
Accuracy Enhancement Techniques in Low-Voltage High Speed Pipelined ADC Design.pdf
3.97 MB, 下载次数: 50
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
An 8-Bit 150-MHz CMOS AD Converter.PDF
731.63 KB, 下载次数: 55
, 下载积分:
资产 -2 信元, 下载支出 2 信元
|