设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › Cadence Verilog-A Language Reference

1 234 5 6 / 6 页下一页

返回列表发新帖

楼主: dlcai

Cadence Verilog-A Language Reference

发表于 2009-9-3 22:00:45 | 显示全部楼层

支持

回复支持反对

使用道具举报

发表于 2009-9-11 17:12:50 | 显示全部楼层

感謝分享

感謝分享

回复支持反对

使用道具举报

发表于 2009-9-13 19:54:55 | 显示全部楼层

verilog_tech的内容也不是 Cadence Verilog-A Language Reference，上当了！

回复支持反对

使用道具举报

发表于 2009-9-28 09:15:17 | 显示全部楼层

楼主的就是Cadence Verilog-A Language Reference啊。谢谢。

回复支持反对

使用道具举报

发表于 2009-10-15 04:04:57 | 显示全部楼层

正好要用，拿来看看哈：）

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-10-26 01:05:15 | 显示全部楼层

1111111111

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-10-26 09:44:33 | 显示全部楼层

谢谢楼主！！！！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-10-26 10:37:01 | 显示全部楼层

谢谢楼主！！！！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-2-5 20:26:17 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-3-9 16:17:50 | 显示全部楼层

dddddddddddddddddddddddddddddddddddd

回复支持反对

使用道具举报

1 234 5 6 / 6 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-29 21:42 , Processed in 0.017694 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表