在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5123|回复: 4

关于<王金明 Verilog程序设计教程>中 流水加法器

[复制链接]
发表于 2008-12-25 16:00:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
从功能和时序上分析是没有问题的,
但是仿真的波形却不正确
如何解决??
Snap1.bmp
 楼主| 发表于 2008-12-25 16:05:59 | 显示全部楼层
问题似乎出在进位上

always @(posedge clk)
begin
    tempa=ina;  tempb=inb;  tempci=cin;
end

always @(posedge clk)
begin
    {firstco,firsts}=tempa[1:0]+tempb[1:0]+tempci;
    firsta=tempa[7:2];
    firstb=tempb[7:2];
end

always @(posedge clk)
begin
    {secondco,seconds}={firsta[1:0]+firstb[1:0]+firstco,firsts};
    seconda=firsta[5:2];
    secondb=firstb[5:2];
end

always @(posedge clk)
begin
    {thirdco,thirds}={seconda[1:0]+secondb[1:0]+secondco,seconds};
    thirda=seconda[3:2];
    thirdb=secondb[3:2];
end

always @(posedge clk)
begin
    {cout,sum}={thirda[1:0]+thirdb[1:0]+thirdco,thirds};
end
endmodule
 楼主| 发表于 2008-12-25 16:15:19 | 显示全部楼层

solved

错误原因很意外~
竟然是连接符
Snap2.bmp

pipeline.rar

429 Bytes, 下载次数: 23 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2008-12-25 16:16:29 | 显示全部楼层
代码要规范啊
发表于 2011-9-8 15:55:54 | 显示全部楼层
看看。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-4 14:07 , Processed in 0.026953 second(s), 13 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表