在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8342|回复: 28

学习 synopsys design compiler, 应该,怎么入手?

[复制链接]
发表于 2008-12-21 19:51:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
这个问题无数菜鸟如我问过,无数高手言简意不赅的回答过,我就再厚着脸皮问一次。希望再有高手能多敲几行字,省一省小弟几个礼拜黑暗中无谓的摸索。

当然,我也不是懒人,manuel 我也读过,可是不得要领.

某头牛曰: 要完整的做一个项目

可以,应该怎么开始呢。一个完整的PROJECT,需要:
1。 hdl verilog SOURCE code
2. 工艺库
3. design compiler 脚本文件
4. 培训材料,解释 一下 1,2,3
5 design compiler program

希望高手能指点我一下,或者上传一套完整(1,2,3,4)的资料,让我学习学习。(我现在手上的资料不完整,只有文件,没有文档,没发下手)
发表于 2008-12-21 21:33:54 | 显示全部楼层
我想你忘了一个比较主要的东西:设计的指标,如果具体一点,就是你想要的功耗,速度,面积。着当然不是越理想越好,一定要有一个比较实际的指标。然后向这个指标去努力,在努力的过程中自然就会想要去摸索很多细节的东西。实际上做ic就是做细节。
我记得synopsys安装目录下面好像有一个lsi的工艺库,实际上你可以拿这个来做。
发表于 2008-12-21 22:11:29 | 显示全部楼层
学习,谢谢
发表于 2009-7-8 20:07:09 | 显示全部楼层
我也有同样的困惑!
发表于 2009-7-9 09:51:32 | 显示全部楼层

78

也想学一下
发表于 2009-7-30 18:12:09 | 显示全部楼层
首先不太懂你的问题,到底是想马上就开始一个项目,还是仅仅学习学习,

如果没有项目压着,光看资料很可能搞不懂哦

如果是项目,建议你找一套比较标准的script,先找一个模块跑起来

然后把script的每个命令,对照manual or help看懂,

同时一定要把.log的每个提示好好看看。
发表于 2009-8-16 11:52:13 | 显示全部楼层
楼上的方法值得一试!

首先要明确一点,工具永远是辅助人工进行设计的。
因此建议及从一个简单的电路开始学习,
比如一个简单的加法器,搞懂它的原理,需要完成的功能,v代码,电路结构,设计中的约束,
然后使用工具,对照这些知识,一步一步完成工具流程。
发表于 2011-5-3 14:37:37 | 显示全部楼层
LZ你搞懂没有啊,搞懂了,给点资料我们啊。
我邮箱是lizhaohong520@126.com
发表于 2011-5-6 16:54:22 | 显示全部楼层
GKVBMF ZLNALI
发表于 2011-5-8 13:14:12 | 显示全部楼层
thanks for sharing
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-5 12:32 , Processed in 0.032473 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表