在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: serene

Design of Monolithic Phase-Locked Loops and Clock Recovery Circuits-A Tutorial

[复制链接]
发表于 2009-8-24 08:37:45 | 显示全部楼层
发表于 2009-9-8 08:17:07 | 显示全部楼层
Direct Digital Frequency Sythesizer 900MHz 32Bit FCW 12Bit DAC DDFS
发表于 2009-9-8 08:21:11 | 显示全部楼层
想了解一下PLL
发表于 2009-9-9 09:25:14 | 显示全部楼层
oscillator burst mode CDR for half-rate clock recovery
发表于 2009-9-18 15:25:36 | 显示全部楼层

ttttt



原帖由 hnhyjyjh 于 2005-11-11 14:13 发表 好人一个啊

ttttttttttttttttttttttttt
发表于 2009-9-18 15:26:44 | 显示全部楼层

t



原帖由 serene 于 2005-10-20 00:15 发表 应icsoul要求,上传: Design of Monolithic Phase-Locked Loops and Clock Recovery Circuits-A Tutorial by Razavi

fffddssa :call:
发表于 2009-9-18 15:28:01 | 显示全部楼层

rrrr



原帖由 hnhyjyjh 于 2005-11-11 14:13 发表 好人一个啊

rrrrrrrrrrrrrrrrrrrrrrrrrrrr
发表于 2009-9-18 15:59:07 | 显示全部楼层
发表于 2009-10-8 09:04:23 | 显示全部楼层
1# serene
发表于 2009-10-13 15:06:49 | 显示全部楼层
good book
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-28 13:25 , Processed in 0.048344 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表