关于综合DC

jerry028 · 发表于 2008-12-19 15:22:44

您需要登录才可以下载或查看，没有账号？注册

x

最近在看综合的资料。可是真的到做的时候却不知道如何下手。工具使用没有问题，但约束的条件不知道怎么设定。谁可以告知下，综合的时候应该从哪里入手？驱动负载怎么设定？？

humann · 发表于 2008-12-19 17:13:02

是啊。
我也有这个问题。
学写了很久的verilog,就是不知道这么开始啊。
狗咬刺猬，无处下口啊

linuxluo · 发表于 2008-12-20 23:33:27

应该去学学sta也就是primetime课程，

chinavlsi · 发表于 2008-12-21 22:34:52

原帖由 linuxluo 于 2008-12-20 23:33 发表

 登录/注册后可看大图

应该去学学sta也就是primetime课程，

谢谢!
这个信息很重要

stander · 发表于 2008-12-22 16:50:09

同上，谢谢！

SkyFirst · 发表于 2008-12-23 16:41:23

timing的约束，对于新手来说，比较难，因为对特定工艺库的单元延时心理没数。最简单方法，往死里约束，让后慢慢放宽。大致就知道每条路径的极限延时。

lzc0126 · 发表于 2008-12-23 16:42:01

我也是初学者，同样的问题

sunrisewu · 发表于 2008-12-24 14:12:13

学习PT就可以了。其实DC和PT差不多，感觉。

harvestjl · 发表于 2008-12-25 20:04:08

原帖由 SkyFirst 于 2008-12-23 16:41 发表

 登录/注册后可看大图

timing的约束，对于新手来说，比较难，因为对特定工艺库的单元延时心理没数。最简单方法，往死里约束，让后慢慢放宽。大致就知道每条路径的极限延时。

这个对新手来说绝对可行

monsoom · 发表于 2008-12-25 23:01:46

我学的时候是看SOLD，然后在网上搜了一些约束文件学习。

我也遇到