运放前仿和后仿差别很大，为什么？

kunmingcai · 发表于 2008-12-14 13:23:04

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

大家好，我现在正在做一个folded_cascode的运放，前仿的时候性能可以达到我的要求（100db,590Mhz,60pase margin）,画好版图后通过了DRC,LVS，不过后仿的时候增益相差太大了，只有25db,请问你们遇到过类似的问题吗，讨论下哦，学习ing

niteworker · 发表于 2008-12-14 15:01:09

你后仿真中的每一路偏置电流都看过了吗？你用的仿真器是什么？

kunmingcai · 发表于 2008-12-14 15:07:30

不知道怎么看电流啊，只是那些引出来的pin端点电压看得到，其实这些电压有些是正确有些不正确。我用的是calibre仿真工具。

rjtian · 发表于 2008-12-14 16:10:33

魅力没法挡，支持加油！加油！

-------------------------------------------------------------------------------------------
杨思敏
杨思敏人体艺术
杨思敏版金瓶梅剧照
杨思敏人体艺术写真
xiao77

guang3000 · 发表于 2008-12-14 16:20:54

一般不会这样吧，你确定偏置给对了。我的做法是先闭环dc仿真得到两个输入偏置电压，然后开环AC仿真

jarviszh · 发表于 2008-12-14 20:31:27

原帖由 kunmingcai 于 2008-12-14 13:23 发表

 登录/注册后可看大图

大家好，我现在正在做一个folded_cascode的运放，前仿的时候性能可以达到我的要求（100db,590Mhz,60pase margin）,画好版图后通过了DRC,LVS，不过后仿的时候增益相差太大了，只有25db,请问你们遇到过类似的问题吗，讨 ...

3

如果你的仿真原理图,偏置没有问题的,个人觉得可能是版图的走线有问题, 一方面可能对称管的布局有问题,另一方面可能是输入信号不干净,还有是让寄生的电阻电容影响了你的相位余度, 可能成为了一个"OP振荡器"了.