在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3987|回复: 4

[求助]spectreVerilog仿PLL时出错?

[复制链接]
发表于 2008-12-7 10:28:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Hi!
正在用Spectreverilog仿PLL小数频率合成器,总是仿一段时间后就会出现错误

Error! simulator spectre ended prematurely.    [Mixed-sig_VMXSEP]
  "IE.verimix",5 :  $ vmx_initialize("spectre",  dc_mode_flag);
Verilog/ Spectre Interface:  X messages sent,  X+1 messages received.  (X不一定是多少)
1 error.

刚开始仿时没错,总是仿一段时间后出错,而且仿完的部分结果都是正确的。
请教各位,这大概是什么问题呢?谢谢!

[ 本帖最后由 lyaang 于 2008-12-7 10:35 编辑 ]
发表于 2009-6-19 14:29:24 | 显示全部楼层
.....................
发表于 2010-7-7 17:25:06 | 显示全部楼层
路过,关注一下!
发表于 2011-10-30 21:24:54 | 显示全部楼层
回复 1# lyaang


    Hi, LZ这个问题解决没有啊?我也遇到同样的问题。google了一下,就搜到一个结果,说可能是DC convergence的问题。我猜是因为数字模块没有赋初值的原因?
还不确定,在想解决方法。。
发表于 2019-4-27 11:46:49 | 显示全部楼层
hi,想问下楼主一开始怎么设置路径将ius和ic5141仿真器结合起来
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-20 07:27 , Processed in 0.039873 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表