请教关于FPGA的一个问题

gadflycb · 发表于 2004-10-2 16:11:01

您需要登录才可以下载或查看，没有账号？注册

x

症状：系统运行几个小时后突然一部分工作不正常，但还有部分工作正常。电路板的整个功能基本都是由xillinx的FPGA完成的，设计语言是Vhdl，另外PCB上还有几块sram。怀疑是某部分的逻辑设计不稳定造成的，请问诸位大侠VHDL设计中应该注意什么样的问题？

hitlzh · 发表于 2004-10-8 18:10:42

不同时钟域
异步信号要做好同步.

gadflycb · 发表于 2004-10-9 11:11:46

谢谢hitlzh。是啊，不同时钟域的问题的确比较麻烦，我的设计中为了避免这种问题，每当信号在不同时钟域中切换时都要做同步采样。不知道还要注意什么

iamchine · 发表于 2004-10-9 11:53:06

太空泛，出问题的是什么部分？
首先，应关心是否电路设计的问题；
其次，才是VHDL语言同要设计的电路是否一致问题。
时延是否满足？还是在临界边缘？同步等等都是电路设计问题。

hitlzh · 发表于 2004-10-9 18:26:17

同意版主的看法,你可以把出错的信号和与之相关的控制信号引出来看看呀,是不是时序上出了问题.

tony8261 · 发表于 2004-12-14 02:40:40

seed · 发表于 2004-12-14 09:43:16

是不是温度上升时延变差，有些时序比较关键

freedragon · 发表于 2004-12-16 13:27:28

看看布局布线报告中有没有可疑的Warning

站长推荐 /2