设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 请教关于FPGA的一个问题
返回列表 发新帖
查看: 2829|回复: 7

请教关于FPGA的一个问题

[复制链接]
gadflycb
发表于 2004-10-2 16:11:01 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
症状：系统运行几个小时后突然一部分工作不正常，但还有部分工作正常。电路板的整个功能基本都是由xillinx的FPGA完成的，设计语言是VHDL，另外PCB上还有几块sram。怀疑是某部分的逻辑设计不稳定造成的，请问诸位大侠VHDL设计中应该注意什么样的问题？
工作, 设计

相关帖子
回复

举报

hitlzh
发表于 2004-10-8 18:10:42 | 显示全部楼层

请教关于FPGA的一个问题

不同时钟域
异步信号要做好同步.
回复 支持 反对

举报

gadflycb
 楼主| 发表于 2004-10-9 11:11:46 | 显示全部楼层

请教关于FPGA的一个问题

谢谢hitlzh。是啊，不同时钟域的问题的确比较麻烦，我的设计中为了避免这种问题，每当信号在不同时钟域中切换时都要做同步采样。不知道还要注意什么
回复 支持 反对

举报

iamchine
发表于 2004-10-9 11:53:06 | 显示全部楼层

请教关于FPGA的一个问题

太空泛，出问题的是什么部分？
首先，应关心是否电路设计的问题；
其次，才是VHDL语言同要设计的电路是否一致问题。
时延是否满足？还是在临界边缘？同步等等都是电路设计问题。
回复 支持 反对

举报

hitlzh
发表于 2004-10-9 18:26:17 | 显示全部楼层

请教关于FPGA的一个问题

同意版主的看法,你可以把出错的信号和与之相关的控制信号引出来看看呀,是不是时序上出了问题.
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

tony8261
发表于 2004-12-14 02:40:40 | 显示全部楼层

请教关于FPGA的一个问题

d
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

seed
发表于 2004-12-14 09:43:16 | 显示全部楼层

请教关于FPGA的一个问题

是不是温度上升 时延变差 ， 有些时序比较关键
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

freedragon
发表于 2004-12-16 13:27:28 | 显示全部楼层

请教关于FPGA的一个问题

看看布局布线报告中有没有可疑的Warning
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-3-4 21:06 , Processed in 0.105096 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表