设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 强烈推荐——芯片设计必须解剖的IP核（包含VHDL和Verilo ...

1 2 345 6 7 8 9 10 ... 16 / 16 页下一页

返回列表发新帖

楼主: kinglin

强烈推荐——芯片设计必须解剖的IP核（包含VHDL和Verilog代码）

发表于 2009-8-28 15:01:25 | 显示全部楼层

东西很好，不是很常见。

回复支持反对

使用道具举报

发表于 2009-8-28 18:44:22 | 显示全部楼层

好好好好好

回复支持反对

使用道具举报

发表于 2009-8-28 20:50:46 | 显示全部楼层

I like it. Thanks.

回复支持反对

使用道具举报

发表于 2009-8-30 11:28:47 | 显示全部楼层

thanks a lot !

回复支持反对

使用道具举报

发表于 2009-8-30 12:16:17 | 显示全部楼层

看看

希望有所帮助

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-8-30 12:18:46 | 显示全部楼层

看看

好像也是业余选手写的哟

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-8-30 12:21:45 | 显示全部楼层

看看看看看看

看看看看看看看看看看看看

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-8-30 12:47:17 | 显示全部楼层

cool~

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-8-30 12:50:38 | 显示全部楼层

这么好的东西，不知道都验证过没有呢

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-9-9 03:19:50 | 显示全部楼层

Thanks a lot !!!!!!!!!!!!!!!

回复支持反对

使用道具举报

1 2 345 6 7 8 9 10 ... 16 / 16 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-12 14:35 , Processed in 0.018506 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表