求教：CORE GEN生成的FIFO进行行为级仿真的问题。

jamyce

为非OEM版Modelsim编译Xilinx仿真库的方法：在DOS界面下进入Xilinx安装目录“~xilinx\bin\nt\”， 在此目录下运行：
（1）如果使用verilog语言，就敲入以下命令行，回车后去喝杯咖啡吧：
     compxlib -s mti_se -f all -l verilog -o ~modeltech_x.x\xilinx
    （如：我的modelsim 5.6安装在“D：\EDAKITS\modeltech_5.6”目录下，就运行：
     compxlib -s mti_se -f all -l verilog -o D：\EDAKITS\modeltech_5.6\xilinx\
（2）如果使用VHDL语言，就敲入以下命令行：
     compxlib -s mti_se -f all -l vhdl -o ~modeltech_x.x\xilinx\
（3）如果你使用混合语言，那就在输出目录中加入相应目录加以区分即可：
     ~modeltech_x.x\xilinx\verilog
     ~modeltech_x.x\xilinx\vhdl
（4）编译完成后必须将modelsim目录下的配置文件modelsim.ini的只读属性去掉，加入相应的库定义：
abel_ver = d:\Modeltech_5.7g\Xilinx\abel_ver
simprims_ver = d:\Modeltech_5.7g\Xilinx\simprim_ver
uni9000s_ver = d:\Modeltech_5.7g\Xilinx\uni9000_ver
unisims_ver  = d:\Modeltech_5.7g\Xilinx\unisim_ver
XilinxCoreLib_ver = d:\Modeltech_5.7g\Xilinx\XilinxCoreLib_ver
应该就一切OKAY啦！

bravelu

下面引用由yn800323在 2004/01/12 11:47am 发表的内容：
编译vhdl的core库之前是不是先要编译好其他的库,昨天我直接编译这个库全报错太空不了，编译的顺序是什么，先编译那个库

我没有试过直接编译这个库，一般是编译好unisim和simprim之后。

yn800323

to jamyce :你看这是什么问题？

jackzhang

是你机器的环境变量设置的不对，应该设置 XILINX 为ISE的安装路径

wwjj0221

我用compxlib编译后，在相应的目录中怎么没有看到xilinxcorelib_ver的目录？
多谢指教!