！！要发就发绝的，你不用再费心去找其它的verilog-a资料了！！

何大爷 · 发表于 2016-3-27 01:33:59

谢谢分享

zydx214737 · 发表于 2016-3-27 15:12:35

谢谢，真是太绝了！

eleven111aaa · 发表于 2016-4-9 13:07:58

真挺好

eleven111aaa · 发表于 2016-4-9 13:44:09

lz您好，想请教您一个问题，transition函数中的td怎么理解，我看手册（Version 2.3）中68页到71页有讲到这个函数，说td的初始延时，是指刚开始仿真时的一小段延时吗？如果是时钟信号怎么定义周期呢？我对transition函数理解不到位，谢谢您！

sun763092 · 发表于 2016-4-9 14:12:48

很不错！谢谢

小笨55 · 发表于 2016-4-17 21:19:19

很不错。蛋蛋

qq1328454800 · 发表于 2016-4-19 14:11:11

谢谢楼主

jung2973 · 发表于 2016-4-19 15:41:49

GOOG JOB！NICE MAN~

pa017 · 发表于 2016-5-3 09:21:53

兄弟,太谢谢你了!~~

pa017 · 发表于 2016-5-3 09:25:57

兄弟,谢谢你了!~~

站长推荐 /1