设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 基于VHDL的数字时钟设计
12
返回列表 发新帖
楼主: jiaozhu0317

基于VHDL的数字时钟设计

[复制链接]
moran22
发表于 2010-6-8 01:21:55 | 显示全部楼层
我用VHDL设计的存在问题。。看看
回复 支持 反对

使用道具 举报

发表于 2010-6-9 15:26:06 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

coral
发表于 2010-6-14 13:15:55 | 显示全部楼层
学习一下。。
回复 支持 反对

使用道具 举报

发表于 2010-6-14 15:04:52 | 显示全部楼层
谢谢饿，正好用上
回复 支持 反对

使用道具 举报

发表于 2010-10-12 15:31:01 | 显示全部楼层
ddddddddddddddddddddddddddddddddddd
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

lhxj666
发表于 2010-11-12 17:18:59 | 显示全部楼层
kan xia
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

劲松
发表于 2012-5-27 14:36:05 | 显示全部楼层
很不错！谢谢
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

goco
发表于 2013-5-5 21:52:42 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-5 20:26 , Processed in 0.016037 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表