在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3605|回复: 17

基于VHDL的数字时钟设计

[复制链接]
发表于 2008-11-19 20:55:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
数字时钟设计

digital_clock.rar

264.6 KB, 下载次数: 256 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2008-12-25 13:55:28 | 显示全部楼层
下个看看那
发表于 2008-12-25 14:48:37 | 显示全部楼层
谢谢饿,正好用上
发表于 2009-12-28 13:30:49 | 显示全部楼层
课堂上写了一个,叁考看看与我的有何不同
发表于 2010-1-12 13:00:18 | 显示全部楼层
很不错!!!!
发表于 2010-1-16 03:38:03 | 显示全部楼层
good to design clock,
thx for sharing.
发表于 2010-3-10 22:29:15 | 显示全部楼层
学习一下~~~~~~~~~~
发表于 2010-5-7 17:51:52 | 显示全部楼层
正好可以参考参考 谢谢哈
发表于 2010-5-8 20:22:48 | 显示全部楼层
1# jiaozhu0317
下载看看
发表于 2010-6-6 09:53:50 | 显示全部楼层
看看 谢了
1# jiaozhu0317
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 23:29 , Processed in 0.026567 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表