设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 复旦大学 --ASIC逻辑综合及Synopsy Design Compiler使用 ...

1 2 3 456 / 6 页下一页

返回列表发新帖

楼主: kinglin

复旦大学 --ASIC逻辑综合及Synopsy Design Compiler使用

发表于 2013-10-14 10:39:07 | 显示全部楼层

谢谢~~~~~~~~~~~~~~~~~~~~~~~~~

回复支持反对

使用道具举报

发表于 2013-10-16 07:07:53 | 显示全部楼层

:):):):):)

回复支持反对

使用道具举报

发表于 2017-8-4 15:45:00 | 显示全部楼层

basic only !!!

回复支持反对

使用道具举报

发表于 2017-8-6 13:24:57 | 显示全部楼层

多谢老大

回复支持反对

使用道具举报

发表于 2017-10-16 10:05:36 | 显示全部楼层

Thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2017-12-28 21:04:23 | 显示全部楼层

回复 1# kinglin
谢谢学习了

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2018-1-7 19:46:45 | 显示全部楼层

谢谢分享，下载学习

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2018-2-2 10:30:36 | 显示全部楼层

zzzzz

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2018-2-4 21:46:30 | 显示全部楼层

你的身影好丰富

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2018-2-5 17:43:25 | 显示全部楼层

谢谢风向

回复支持反对

使用道具举报

1 2 3 456 / 6 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-14 02:13 , Processed in 0.016578 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表