SoC设计中的多时钟域处理

筱筱冯 · 发表于 2013-10-22 11:27:05

谢谢楼主分享

hidalgo · 发表于 2013-10-27 21:17:26

急需这方面资料，学习下

bjgunner · 发表于 2013-10-27 21:21:59

缺少分卷,可能的包名为:eetop.cn_Verilog HDL¸ß¼¶êy×Öéè¼Æ(μú2°æ)(ó￠ÎÄ°æ)_[M D.Ciletti Öø].part1.rar Verilog HDL高级数字设计(第2版)(英文版)_[M D.Ciletti 著][Prentice Hall][2010][984页].pdf C:\Users\songnan\Desktop\eetop.cn_Verilog HDL¸ß¼¶êy×Öéè¼Æ(μú2°æ)(ó￠ÎÄ°æ)_[M D.Ciletti Öø].part2.rar

taiishan · 发表于 2013-11-25 16:40:40

大力支持好东西

gangsterzhang · 发表于 2014-3-4 11:06:44

房东弟弟芳芳、

南武水寿tt · 发表于 2014-5-9 14:51:40

谢谢楼主!

盘古大帝 · 发表于 2015-4-6 21:55:29

下载来看看

wangjunweiair · 发表于 2015-5-1 01:33:31

楼主好人，多谢

wangyongan · 发表于 2015-5-3 19:29:59

原来是论文，

taiishan · 发表于 2018-9-19 16:55:20

学习学习

账号		自动登录	找回密码
密码			注册

SoC设计中的多时钟域处理

浏览过的版块

站长推荐 /1