在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6300|回复: 3

PLL中的PFD模块加delay的作用是什么?

[复制链接]
发表于 2008-11-15 11:26:14 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教一个问题,在PLL的鉴相(频)器中,会在输入相位和输出相位进行比较后,经过一个延时才让PFD复位(reset). 不太明白这个延时的作用,请教大家,能否给出具体一点的解释?谢谢.
发表于 2008-11-15 12:30:26 | 显示全部楼层


原帖由 leonwenli 于 2008-11-15 11:26 发表
请教一个问题,在PLL的鉴相(频)器中,会在输入相位和输出相位进行比较后,经过一个延时才让PFD复位(reset). 不太明白这个延时的作用,请教大家,能否给出具体一点的解释?谢谢.



由于寄生电容的影响,窄脉冲不足以达到可以打开CHARGE PUMP的高电平,这会造成 死区 , 延时可以使脉冲加宽,RAZAVI P459 有详细描述
发表于 2008-11-15 15:37:37 | 显示全部楼层
就是消除PFD的死区
使得PLL每个周期都对LPF动作
这样可以使得ripple的频率和reference的频率一样
对整个PLL的phase noise的影响减小
发表于 2011-4-7 10:30:22 | 显示全部楼层
消除死区,较少相位噪声和jitter
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 16:37 , Processed in 0.015752 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表