SystemVerilog 断言及其应用

fuyaolong · 发表于 2010-9-14 10:26:39

dddddddd

xingying110503 · 发表于 2010-9-29 15:10:22

thanks a lot

hi_johnson · 发表于 2010-9-29 15:23:50

kankan

hi_johnson · 发表于 2010-9-29 15:37:29

请教1：该文档中例2“当信号a 或者信号b 发生变化时，always_comb 块被执行" 对吗？
assert( ...
zjiner 发表于 2009-4-10 09:51

登录/注册后可看大图

即发断言是由信号变换这个事件驱动的，所以说信号a 或者b发生时，断言都会被执行，
assert(a&&b) 表示断言a和b信号都为真。

sclk(1)处断言是成功的，原文有误。

zhu_jing_ming · 发表于 2010-10-18 21:12:08

谢谢楼主分享！

285940684 · 发表于 2011-7-28 19:41:26

thanks

modelsim64 · 发表于 2011-9-9 10:42:04

谢谢la

bestkindy · 发表于 2011-9-9 13:08:17

谢谢分享！辛苦了！

wangjunweiair · 发表于 2011-10-25 23:52:20

多谢了呵呵

lixqing · 发表于 2012-3-12 12:19:39

Take a look, thanks.

账号		自动登录	找回密码
密码			注册

站长推荐 /1