设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital VLSI Design with Verilog

1 234 5 6 7 / 7 页下一页

发新帖

楼主: sgsun

Digital VLSI Design with Verilog

发表于 2009-5-23 23:44:18 | 显示全部楼层

101Digital VLSI Design with Verilog

回复支持反对

发表于 2009-5-24 11:55:16 | 显示全部楼层

thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2009-9-6 23:50:23 | 显示全部楼层

thanks for sharing!!!!

回复支持反对

发表于 2009-9-6 23:52:05 | 显示全部楼层

thanks for sharing!!!

回复支持反对

发表于 2009-9-6 23:54:17 | 显示全部楼层

thanks for sharing!!!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2009-9-7 10:40:24 | 显示全部楼层

GOGOGO!!!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2009-9-9 14:13:24 | 显示全部楼层

8DIGITAL VLSI SYSTEMS DESIGN

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2009-9-21 10:25:08 | 显示全部楼层

楼主有这本书的光碟内容么？谢谢了~~ 呵呵~~~

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2009-9-21 10:26:11 | 显示全部楼层

我没有钱啦~~。。。。。。。。。。。。只能靠回复下东西了。。。。。。。。

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2009-9-21 10:43:46 | 显示全部楼层

Thanks a lot !!!!!!!!

回复支持反对

1 234 5 6 7 / 7 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-4 22:19 , Processed in 0.020546 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表