设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Translation of an existing VMM-based SystemVerilog t ...

1 234 5 / 5 页下一页

发新帖

楼主: jiancongwoo

Translation of an existing VMM-based SystemVerilog testbench to OVM

发表于 2010-3-16 09:06:35 | 显示全部楼层

这个咱得看看啊不是？哈哈

回复支持反对

发表于 2010-3-23 00:19:27 | 显示全部楼层

thanks，how about avm？

回复支持反对

发表于 2010-3-23 03:41:53 | 显示全部楼层

-<>>>>>>>>>>

回复支持反对

发表于 2010-3-23 03:46:36 | 显示全部楼层

dddddddddddddddddddd

回复支持反对

发表于 2010-7-10 15:17:14 | 显示全部楼层

1# jiancongwoo
謝謝!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-9-8 02:17:20 | 显示全部楼层

好东西

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-9-13 17:30:12 | 显示全部楼层

Thanks for sharing!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-1-12 00:26:27 | 显示全部楼层

thanks for sharing

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-1-12 12:09:56 | 显示全部楼层

DING ~~~~~~~~~~~~~~~~~~~~

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-5-17 14:30:54 | 显示全部楼层

thanks for sharing

回复支持反对

1 234 5 / 5 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-15 14:00 , Processed in 0.022507 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表