设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Design_Through_Verilog_HDL
返回列表 发新帖
查看: 2152|回复: 6

Design_Through_Verilog_HDL

[复制链接]
发表于 2008-10-12 16:04:00 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
Design_Through_Verilog_HDL

Design_Through_Verilog_HDL.pdf

2.19 MB, 下载次数: 55 , 下载积分: 资产 -2 信元, 下载支出 2 信元
回复

使用道具 举报

发表于 2010-6-7 15:36:44 | 显示全部楼层
1# feitengyu

谢谢~~~~~~~~~~~~~~~~~~~
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-6-7 16:18:38 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2010-7-1 22:12:58 | 显示全部楼层
good, thanks.
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-7-1 23:03:51 | 显示全部楼层
介绍下
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-7-2 14:41:48 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2011-7-28 22:17:30 | 显示全部楼层
Verilog 很强大
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-24 05:32 , Processed in 0.015364 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表