高速divider设计求助

fanatic · 发表于 2008-9-27 20:09:30

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

一般说采用的DFF是TSPC结构。
如何消除DFF中的glitch？
当其作为divider 2时，某些结构是存在charge sharing的问题，使得本来为高的电平被拉低？
怎么改善？

lmno648 · 发表于 2008-10-5 16:59:25

提示: 作者被禁止或删除内容自动屏蔽

belgium · 发表于 2008-10-6 22:07:25

do NOT use TSPC logic for mass production.
It is dangerous.
because in your chip, there are lots of operation mode.
It is not static.
sometimes it needs to wake up, or silent.
your TSPC logic will be dead.
you can run every corner as many as possible.
but it is dynamic logic.
you will not know how DYNAMIC of your chip operation mode....

beer · 发表于 2008-10-6 22:42:31

楼上又在胡说

Jeekoky · 发表于 2008-11-13 06:17:11

RF divider可以用SCL（source couple logic）做D－latch。频率可以很高，但功耗较大。

woilile · 发表于 2008-11-13 09:39:55

IEEE上有很多相关的文章，我看过一篇15GHz的divider...

ithinko · 发表于 2009-8-9 21:43:05

最好是使用cml结构，可以避免glich等问题。

lgy737 · 发表于 2009-8-10 00:36:40

原帖由 belgium 于 2008-10-6 22:07 发表

 登录/注册后可看大图

do NOT use TSPC logic for mass production.
It is dangerous.
because in your chip, there are lots of operation mode.
It is not static.
sometimes it needs to wake up, or silent.
your TSPC logic wil ...

人家说了是高速divider，静什么态

lgy737 · 发表于 2009-8-10 00:49:45

原帖由 woilile 于 2008-11-13 09:39 发表

 登录/注册后可看大图

IEEE上有很多相关的文章，我看过一篇15GHz的divider...

我用0.18工艺在ss角下做到最高8GHz，IEEE文章怎样才能看到？

gintian · 发表于 2009-8-15 01:54:26

你是如何做到8GHZ的，能够说明的详细点么，谢谢了

lmno648 lmno648 当前离线积分 75 头像被屏蔽	发表于 2008-10-5 16:59:25 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
lmno648 lmno648 当前离线积分 75 头像被屏蔽	EETOP创芯人才网简历投递入口
	回复支持反对举报

高速divider设计求助

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2