在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: seinfeldleo

EBook: Introduction to Logic Synthesis using Verilog HDL(Morgan & Claypool)

[复制链接]
发表于 2015-11-9 13:41:31 | 显示全部楼层
多谢楼主分享
发表于 2015-11-11 14:59:50 | 显示全部楼层
多谢分享!
发表于 2015-11-12 16:32:04 | 显示全部楼层
verilog.part1.rar (3.81 MB)
Book part 1

verilog.part2.rar (2.4 MB)
Book part 2
发表于 2015-11-12 16:33:31 | 显示全部楼层
verilog.part1.rar (3.81 MB)
Book part 1

verilog.part2.rar (2.4 MB)
Book part 2
发表于 2015-11-16 21:55:41 | 显示全部楼层
thanks
发表于 2016-6-8 22:30:50 | 显示全部楼层
rgdfgfdgdfgfdg
发表于 2016-8-19 14:14:33 | 显示全部楼层
非常感谢!!!
发表于 2016-8-19 15:58:33 | 显示全部楼层
thnx!
发表于 2017-10-27 11:33:42 | 显示全部楼层
good, thanks for sharing.
发表于 2020-10-16 11:52:24 | 显示全部楼层
good book.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 12:55 , Processed in 0.030037 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表