[求助]多路器太大，组合逻辑太集中

pmdddd · 发表于 2008-9-10 21:39:45

您需要登录才可以下载或查看，没有账号？注册

x

问题见图
你们一般怎么做的，请指教

icwalker · 发表于 2008-9-10 21:52:46

由你的设计可以知道，通过串行总线回读总线数据，所以可以考虑在回读的多路器中插入寄存器。

还有我很好奇，你的设计有多高的要求，比如速度，总线宽度，模块个数，用的FPGA型号，尽然会影响时序

pmdddd · 发表于 2008-9-10 22:01:41

先谢楼上的

FPGA：ACTEL A3P600
总线宽度：32位
地址：16位
时钟：100M
由于我把每个参数设置的寄存器和所有模块产生的状态位都回读了，所以就很大了！

henryliu · 发表于 2008-9-16 18:50:14

我也遇到过同样的问题

henryliu · 发表于 2008-9-19 10:07:22

没有人回答吗？

站长推荐 /2