求教:ESD 导通结构与击穿结构对版图的要求

semico_ljj

原帖由 andyjackcao 于 2008-8-28 18:37 发表

                               
登录/注册后可看大图

请教,

IC 在转角处,有两层金属可以走ESD BUS线,

那么我们该如何连接呢?

A:只在M3 M4起点和终点连接;

B: 让M3 M4间的孔密密麻麻的打,直到两个不再平行走线;

或者还有什么好的办法呀?

没什么区别吧，只要Via数量足够即可！

semico_ljj

ESD的Metal 一般是不是不要很宽的10um～20um就足够了，大家的意见呢？

andyjackcao

原帖由 semico_ljj 于 2008/8/28 21:45 发表

                               
登录/注册后可看大图

ESD的Metal 一般是不是不要很宽的10um～20um就足够了，大家的意见呢？

带工厂给的BUS线,都要求走很宽;

有本书上说，只要满足任意两个PAD之间的BUS电阻小于10 ohm那样,

BUS线也没有问题,我支持这个观点

semico_ljj

原帖由 andyjackcao 于 2008-8-30 00:41 发表

                               
登录/注册后可看大图

带工厂给的BUS线,都要求走很宽;

有本书上说，只要满足任意两个PAD之间的BUS电阻小于10 ohm那样,

BUS线也没有问题,我支持这个观点

任意两个PAD之间的BUS电阻小于10 ohm那样，这个条件比较容易满足！

andyjackcao

原帖由 semico_ljj 于 2008/8/30 19:48 发表

                               
登录/注册后可看大图

任意两个PAD之间的BUS电阻小于10 ohm那样，这个条件比较容易满足！

小芯片还容易,做LCD的ESD的时候,就不行了

leo2008

不是很懂~~~

semico_ljj

讨论继续。。

killyou_6

我是这样理解的
. U7 d% \+ O& @$ Y
4 n+ g; d- q# L7 D$ P导通结构:是利用MOS管工作在饱和区放电,或利用二极管正向嵌位;或利用三极管导通放电;
% ~1 U9 L( T9 o5 i2 a" g% Z4 K0 L' ~. Z
击穿结构:是利用MOS管寄生的NPN结构PNP结构,或利用CMOS工艺寄生的SCR结构来放电;


对于以上的解释本人认为不妥，

carffy

原帖由 andyjackcao 于 2008-8-27 22:08 发表

                               
登录/注册后可看大图

我是这样理解的

导通结构:是利用MOS管工作在饱和区放电,或利用二极管正向嵌位;或利用三极管导通放电;

击穿结构:是利用MOS管寄生的NPN结构PNP结构,或利用CMOS工艺寄生的SCR结构来放电;

个人认为利用MOS管工作在饱和区放电的例子实在不多，有时可能会在二级保护时用到。因为毕竟是表面电流，泄电能力有限，而且不利于散热。

至于breakdown-type structure，传统ESD SCR结构属于此类（不过也不能说是CMOS工艺寄生的，而是人为设计的PNPN or NPNP吧？），但由于其trigger voltage过高，即便是LVTSCR有时还是达不到要求，所以现在也有用到无需breakdown的SCR结构。

andyjackcao

原帖由 carffy 于 2008/12/31 16:13 发表

                               
登录/注册后可看大图

个人认为利用MOS管工作在饱和区放电的例子实在不多，有时可能会在二级保护时用到。因为毕竟是表面电流，泄电能力有限，而且不利于散热。

至于breakdown-type structure，传统ESD SCR结构属于此类（不过也不能 ...

我们内部曾经也讨论过ESD放电时，导通与击穿的关系；

在设计时，我们是按照导通模型来设计的（RC延迟触发+共用结构），从而达到很好的放电效果

实际测试的结果：利用这样的结构来放电的也过了4K；

虽然是利用MOS管的表面电流来放电，但用到的MOS管会非常非常的多，

如果表面放不掉，才会击穿