求教:ESD 导通结构与击穿结构对版图的要求

andyjackcao

各位前辈好，

在做ESD版图时,很多设计规则上对ESD放电的NMOS管的版图要求都很多,特别是DCG(栅漏间距),L,等;

但如果我整体都采用导通结构来放电,还需要这样的要求吗?

可不可以按照默认的最小值来画?

这是不是还与工艺相关性很大啊?

如果某个工艺比较好，即使按照最小默认间距来画,也可能不会出现任何问题

beatlin

我也想知道一些ESD结构和版图之间关系的知识!哪位高人给详细解答一下?!

andyjackcao

原帖由 andyjackcao 于 2008/8/25 19:09 发表

                               
登录/注册后可看大图

各位前辈好，

在做ESD版图时,很多设计规则上对ESD放电的NMOS管的版图要求都很多,特别是DCG(栅漏间距),L,等;

但如果我整体都采用导通结构来放电,还需要这样的要求吗?

可不可以按照默认的最小值来画?

...

还是自己来回答吧:

导通结构和击穿结构对版图要求都很严格,相比下,击穿的会更严格:

根据T关于距离,时间,热量的关系,DCG的关系应该在BD模型或NBD模型中都采用;

如果遇到特别好的工艺,如TSMC,就是按照默认的最小值,采用导通模型,也没有问题

lyj65102897

弱弱的问下什么是导通结构和击穿结构啊？？

semico_ljj

原帖由 andyjackcao 于 2008-8-26 23:38 发表

                               
登录/注册后可看大图

还是自己来回答吧:

导通结构和击穿结构对版图要求都很严格,相比下,击穿的会更严格:

根据T关于距离,时间,热量的关系,DCG的关系应该在BD模型或NBD模型中都采用;

如果遇到特别好的工艺,如TSMC,就是按照默认 ...

andyjackcao

原帖由 lyj65102897 于 2008/8/27 09:07 发表

                               
登录/注册后可看大图

弱弱的问下什么是导通结构和击穿结构啊？？

我是这样理解的

导通结构:是利用MOS管工作在饱和区放电,或利用二极管正向嵌位;或利用三极管导通放电;

击穿结构:是利用MOS管寄生的NPN结构PNP结构,或利用CMOS工艺寄生的SCR结构来放电;

lyj65102897

原帖由 andyjackcao 于 2008-8-27 22:08 发表

                               
登录/注册后可看大图

我是这样理解的

导通结构:是利用MOS管工作在饱和区放电,或利用二极管正向嵌位;或利用三极管导通放电;

击穿结构:是利用MOS管寄生的NPN结构PNP结构,或利用CMOS工艺寄生的SCR结构来放电;

明白了，谢谢大大的解释

lyj65102897

还有个问题
BD模型和NBD模型分别指的是什么啊？？

andyjackcao

原帖由 lyj65102897 于 2008/8/28 09:25 发表

                               
登录/注册后可看大图

还有个问题

BD模型和NBD模型分别指的是什么啊？？

我是这样理解的

BD模型是击穿(Break dwon)模型

NBD模型是非击穿(Non Break down)模型

andyjackcao

请教,

IC 在转角处,有两层金属可以走ESD BUS线,

那么我们该如何连接呢?

A:只在M3 M4起点和终点连接;

B: 让M3 M4间的孔密密麻麻的打,直到两个不再平行走线;

或者还有什么好的办法呀?