FPGA时钟输入问题

prguo · 发表于 2003-11-20 14:14:23

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

请问xilinx 的FPGA器件的时钟输入脚一定要接方波信号吗?可不可以是正弦信号输入?

jackzhang · 发表于 2003-11-20 14:22:05

应该接方波，但是通常在频率较高时，你用示波器看出来得波形都是正弦波。
所以如果你用的是外部晶振可以直接接上去。

prguo · 发表于 2003-11-20 14:32:08

不太明白老兄的话,好象有点矛盾.既然一定要接方波,那么外部晶振怎么可以直接接上去呢?虽然频率太高示波器看不出方波来,但原则归原则嘛

jackzhang · 发表于 2003-11-20 14:46:11

我的意思是晶振输出的波形其实就是方波,所以可以直接用.
但如果你用rc振荡器搭的电路，则输出实际上是正弦波，应该加一级比较器整形为方波才可以。

prguo · 发表于 2003-11-20 17:51:49

多谢坛主!另有一个问题是:
我的FPGA板一上电后(还没有开始烧写)所有的I/O都是高电位(电源电位),但却点不亮LED,而电源电位就可以点亮LED.我个人认识I/O有一个弱的上拉电阻.
另外,奇怪的是,用boundary scan 模式(ISE4.2软件)烧写我的Verilog代码后,报告是program sucess但done脚不能变为高电平,始终为低电平.且每个I/O的电位跟前面说的一样为高电位,且不能点亮LED.
哪个老兄能指点一下问题的所在么?
谢谢!

jackzhang · 发表于 2003-11-20 17:57:52

上电后管脚都是三太，肯定点不亮了。

shaggy1984625 · 发表于 2006-8-21 22:14:48

不错获益非浅啊

weiplay · 发表于 2006-8-21 22:50:32

不太明白!!

charlse616 · 发表于 2006-8-22 16:05:54

只要調整弦波的 DC 到 Vdd/2 , output swing 也夠大,是可以直接接到 FPGA 使用的.

bandao · 发表于 2006-8-23 09:41:29

我知道晶振输出是方波...
不明白为什么要用正弦波来当时钟,,不知道有什么好处或用处~

账号		自动登录	找回密码
密码			注册

FPGA时钟输入问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子