在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2463|回复: 5

关于FIFO的设计的请教

[复制链接]
发表于 2008-8-10 12:56:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我是新手,想用FPGA实现逻辑功能的同时,还想把剩余的空间作为FIFO。
请问我是不是应该设计两个模块,一个作为逻辑处理单元,另外一个就作为FIFO存储器?

请各位高手为我指点一下

不胜感激
 楼主| 发表于 2008-8-10 13:03:11 | 显示全部楼层
请问我的程序的实现方法是不是还是像寄存器程序一样实现?
发表于 2008-8-21 23:35:01 | 显示全部楼层
写在一起和分开有区别吗!没有!
发表于 2008-8-26 22:39:15 | 显示全部楼层
分开写规范一些,FIFO的实现比较复杂
发表于 2008-8-27 10:49:56 | 显示全部楼层
The control path and datapath should be in different module


原帖由 christophery 于 2008-8-10 12:56 发表
我是新手,想用FPGA实现逻辑功能的同时,还想把剩余的空间作为FIFO。
请问我是不是应该设计两个模块,一个作为逻辑处理单元,另外一个就作为FIFO存储器?

请各位高手为我指点一下

不胜感激

头像被屏蔽
发表于 2008-8-28 15:38:52 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:50 , Processed in 0.037966 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表