ESD保护结构

zaitian80

还有增加输出级管子的漏端面积，譬如增加CT-PL的间距等

guonanxiang

   

原帖由 flygress 于 2008-8-5 15:59 发表

                               
登录/注册后可看大图

工艺上没有提供详细的ESD保护结构,所以才郁闷.
那这个很正常是什么意思呢?如果我想要提高ESD的特性,该从哪方面下手呢?

我的建议是先找到坏点，再想办法，failure的原因很多，就算分析的很有道理也没有十足的把握

semico_ljj

   

原帖由 flygress 于 2008-8-5 15:59 发表

                               
登录/注册后可看大图

工艺上没有提供详细的ESD保护结构,所以才郁闷.
那这个很正常是什么意思呢?如果我想要提高ESD的特性,该从哪方面下手呢?

2KV以上，一般厂商不提供，要自己试，SCR可以到6KV！

sprinkler

对于analog很少加的

fsmczgc007

不错，很好啊

hphung99

thanks

xln610

学习中

xln610

学习中

xiahongfeng

其实这里有几种保护模式/机制：Human Body Mode(HBM), Charged Device Mode(CDM), Machine Mode(MM). 每种保护机制对应不同的结构。
一般的芯片是要求能承受HBM和CDM的 ESD Event的。HBM是不带电阻的，CDM是必须要电阻的。连在gate的pin要加电阻，连drain的pin不用加电阻。

sh_0119

输入电阻一般多用在数字输入，很多工艺上推荐diff电阻，普通电路一般取值200欧姆左右，为预防pin to pin放电时电流流过此电阻同时在内部节点附近产生较大的电压，一般我们采取的方法都是在ESD结构之后加电阻，你所提到的输出结构只能过2k多伏，主要问题还是你的输出结构的ESD结构有问题，有机会的话可以刨个片看看坏点或者大电流，然后才好分析问题的所在。