在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6558|回复: 11

借助Cadence低功耗设计流程,普通IC设计师也能做出一流SoC设计

[复制链接]
发表于 2008-7-31 12:26:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
借助Cadence低功耗设计流程,普通IC设计师也能做出一流SoC设计

借助Cadence低功耗设计流程,普通IC设计师也能做出一流SoC设计.rar

58.14 KB, 下载次数: 110 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2008-8-13 00:18:42 | 显示全部楼层
可惜不是很具体,如果可以更具体就更加好了
发表于 2008-8-13 01:50:52 | 显示全部楼层
不是很明白! 来看一下!感谢!
发表于 2008-8-13 09:14:14 | 显示全部楼层
借助Cadence低功耗设计流程,普通IC设计师也能做出一流SoC设
发表于 2008-8-13 09:15:18 | 显示全部楼层
普通IC设计师也能做出一流SoC?????
发表于 2008-8-13 09:16:25 | 显示全部楼层
IC设计师也能做出一流SoC设
发表于 2008-8-13 09:18:18 | 显示全部楼层
发表于 2008-8-13 09:21:55 | 显示全部楼层
3.rar
发表于 2008-8-13 09:24:15 | 显示全部楼层
0.18微米芯片后端设计的相关技术
发表于 2008-8-21 00:46:05 | 显示全部楼层
这好像有难度啊!!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-15 20:52 , Processed in 0.074692 second(s), 11 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表