在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
123
返回列表 发新帖
楼主: edwardev

关于DDR及DDR2 clock布在线的一些问题 THX~~

[复制链接]
发表于 2009-8-25 17:02:36 | 显示全部楼层
kankan tu
发表于 2009-8-25 18:37:07 | 显示全部楼层
斑竹讲的很具体,通俗的讲 ,就是为了防止在信号线上发生反射。处理方法有几种,在网上是可以查阅到资料的。
发表于 2009-8-29 21:15:06 | 显示全部楼层
长见识了,谢谢
发表于 2009-9-7 02:49:04 | 显示全部楼层
分析的不错
发表于 2009-11-2 11:32:40 | 显示全部楼层
学习了
发表于 2010-3-13 13:14:56 | 显示全部楼层
学系
发表于 2010-8-23 14:01:59 | 显示全部楼层
TI EETOP社区免费在线视频,还可获取积分兑换!
发表于 2010-8-23 21:55:01 | 显示全部楼层
好东西,大家讨论一下。之前有设计过DDR1,没有碰到什么困难,现在要搞DDR2了。得先学习学习
发表于 2010-8-23 21:59:55 | 显示全部楼层
单片DDR2系统中数据线能不能串电阻。EMC好不好搞呀。请高手支招
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-11 05:20 , Processed in 0.023794 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表