设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Using SystemVerilog Assertions in Gate-Level

1 234 / 4 页下一页

发新帖

楼主: tomyang2008

Using SystemVerilog Assertions in Gate-Level

发表于 2010-4-25 00:22:44 | 显示全部楼层

这个倒没注意，现在用到的场合都是RTL

回复支持反对

发表于 2010-4-25 00:40:45 | 显示全部楼层

多谢啦楼主～～

回复支持反对

发表于 2010-4-25 00:49:04 | 显示全部楼层

多谢啦楼主～～

回复支持反对

发表于 2010-10-27 20:43:12 | 显示全部楼层

我顶你

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-4-11 08:46:59 | 显示全部楼层

谢谢楼主，顶

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-4-11 09:26:15 | 显示全部楼层

非常有用，Thanks~

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-9-28 02:43:59 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2017-9-28 06:37:37 | 显示全部楼层

Good stuff, Thanks!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-10-19 11:25:30 | 显示全部楼层

thanks a lot loved it

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-1-7 12:19:57 | 显示全部楼层

thank you

回复支持反对

1 234 / 4 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-17 08:21 , Processed in 0.021435 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表