在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4111|回复: 6

关于用FPGA实现矩阵乘法

[复制链接]
发表于 2008-7-8 09:36:32 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
打算用FPGA来实现100维的矩阵乘法,
有什么办法能使速度达到最快?
发表于 2008-7-10 10:59:29 | 显示全部楼层
hehe .我也想问下这个问题
发表于 2009-7-16 09:42:06 | 显示全部楼层
正在做……
发表于 2009-7-17 20:38:53 | 显示全部楼层
找个乘法器多的FPGA,比如 xilinx的SX系列,增加并行度啊,不过需要考虑数据的溢出问题.
发表于 2009-7-17 20:43:58 | 显示全部楼层
不知道 IP核里面有没有 这个
发表于 2009-7-17 20:47:39 | 显示全部楼层
ip核里面好像没有这么高阶的矩阵乘法.
你要求的吞吐率很高吗,不高的话,写起来应该很简单的.
发表于 2009-7-17 20:49:33 | 显示全部楼层
coregen里面没有.
不过sysgen里面有这个模块,最高阶数我忘了,貌似没有100,呵呵.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-21 20:24 , Processed in 0.040044 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表