在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: dragonking

FPGA调试工具chipscope/静态时序分析与逻辑设计

[复制链接]
发表于 2009-2-6 15:22:58 | 显示全部楼层
楼主的静态时序分析工具文档非常好!
发表于 2009-2-10 16:28:09 | 显示全部楼层
thank you!!!
发表于 2009-2-25 16:57:46 | 显示全部楼层
发表于 2009-2-25 17:07:56 | 显示全部楼层
谢谢啊!!!!
发表于 2009-2-28 10:18:27 | 显示全部楼层
看看啊
发表于 2009-3-20 11:48:50 | 显示全部楼层
好好
发表于 2009-3-25 17:33:26 | 显示全部楼层
good post - thx..
发表于 2009-3-26 21:45:27 | 显示全部楼层
dingdingding!
发表于 2009-3-26 21:46:37 | 显示全部楼层
dingdingding
发表于 2009-5-29 11:01:27 | 显示全部楼层
总觉得chipscope比较难用,不知道是不是不会用的原因
举一个简单的例子来说,
波形窗口中都没有信号名……这个可以有么?是设置的问题么?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 22:43 , Processed in 0.021736 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表