设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog如何写好状态机

123 4 / 4 页下一页

返回列表发新帖

楼主: oli

[转贴] verilog如何写好状态机

发表于 2008-8-24 13:52:46 | 显示全部楼层

楼主真是好人啊
最近论坛好像资料更新很少啊

回复支持反对

使用道具举报

发表于 2009-11-24 07:12:57 | 显示全部楼层

Thanks

回复支持反对

使用道具举报

发表于 2009-11-24 07:45:39 | 显示全部楼层

thanks

回复支持反对

使用道具举报

发表于 2009-11-24 13:12:57 | 显示全部楼层

谢谢楼主了

回复支持反对

使用道具举报

发表于 2009-11-27 18:27:32 | 显示全部楼层

verilog如何写好状态机

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-11-27 18:31:34 | 显示全部楼层

想看看里面是什么东西，谢谢了饿

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-11-27 19:32:31 | 显示全部楼层

dfhfjfgghkghk

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-11-30 11:15:03 | 显示全部楼层

我顶你个费

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-12-1 09:50:08 | 显示全部楼层

这个东东好！！！！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-12-1 21:17:00 | 显示全部楼层

thanks a lot~~

回复支持反对

使用道具举报

123 4 / 4 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-24 23:06 , Processed in 0.016422 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表