verilog乘法器和除法器

ljc24156313 · 发表于 2011-7-6 15:33:13

下来看看

ljc24156313 · 发表于 2011-7-6 15:40:59

单拍也就到80Mhz
很想知道你用的什么环境跑的我的是quartus2

dennis_zhang · 发表于 2011-11-27 20:54:50

整个就是最直白的乘法器啊，好像如果是连加，会综合成CSA加法器，然后combination latancy就小了。

yanguang_1261 · 发表于 2011-11-28 11:46:22

困惑中，学习下

追风绝梵 · 发表于 2012-4-16 09:50:33

谢啦，楼主

zyd912 · 发表于 2012-12-25 17:50:52

kankan !!!

wmm123 · 发表于 2013-1-10 15:39:29

原因解决了吗

husthuige · 发表于 2013-4-30 23:05:59

hao de

IANLAM2 · 发表于 2013-5-3 20:37:02

楼主很强，鉴定完毕

cjf19880525 · 发表于 2013-5-4 13:12:39

quartus综合自带9*9的乘法器，目标芯片stratix2代，延迟大概15ns。只能跑到100多M。。。。

站长推荐 /1