设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › Verilog Coding Styles for Improved Simulation Effici ...

123 4 / 4 页下一页

发新帖

楼主: eric_luo

Verilog Coding Styles for Improved Simulation Efficiency

发表于 2008-10-12 23:02:41 | 显示全部楼层

下来看看再说

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复支持反对

发表于 2008-11-9 13:07:10 | 显示全部楼层

thanks for your share

回复支持反对

发表于 2008-11-9 20:33:49 | 显示全部楼层

好东西呵呵顶！

回复支持反对

发表于 2008-11-11 11:34:40 | 显示全部楼层

thanks a lot

回复支持反对

发表于 2008-11-11 15:35:37 | 显示全部楼层

Thanks for sharing!

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复支持反对

发表于 2008-11-11 20:32:34 | 显示全部楼层

hao
thanks

回复支持反对

发表于 2008-11-13 16:56:01 | 显示全部楼层

it seems a good document.

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复支持反对

发表于 2008-12-21 06:26:11 | 显示全部楼层

这个很好不错

回复支持反对

发表于 2009-1-10 12:44:06 | 显示全部楼层

看看的说谢了

回复支持反对

发表于 2009-1-13 01:37:16 | 显示全部楼层

Verilog Coding Styles for Improved Simulation Efficiency

回复支持反对

123 4 / 4 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-27 19:42 , Processed in 0.020768 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表