EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › Verilog Coding Styles for Improved Simulation Effici ...

1 234 / 4 页下一页

楼主: eric_luo

Verilog Coding Styles for Improved Simulation Efficiency

[复制链接]

superidiot

发表于 2009-1-13 10:20:46 | 显示全部楼层

sesesesese

回复支持反对

palakaran

发表于 2010-6-19 17:14:34 | 显示全部楼层

thakssssss

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复支持反对

algeralger0101

发表于 2010-7-2 00:41:07 | 显示全部楼层

thank you

回复支持反对

peter_wx

发表于 2010-7-5 13:41:39 | 显示全部楼层

thanks for sharing

回复支持反对

peter_wx

发表于 2010-7-5 17:03:01 | 显示全部楼层

good share

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复支持反对

chriswuyue

发表于 2010-12-1 15:43:57 | 显示全部楼层

谢谢楼主的分享

回复支持反对

fanstics

发表于 2011-2-12 11:19:58 | 显示全部楼层

不错的书

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复支持反对

mikyli

发表于 2012-2-7 13:08:20 | 显示全部楼层

多谢共享

回复支持反对

walkingsun

发表于 2012-2-17 02:33:31 | 显示全部楼层

rererererererererer

回复支持反对

RayCing

发表于 2023-3-24 15:33:40 | 显示全部楼层

thanks

回复支持反对

1 234 / 4 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-27 19:55 , Processed in 0.021324 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

Verilog Coding Styles for Improved Simulation Efficiency

站长推荐 /2