在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: coland

专门介绍时钟分频的文章:Clock Dividers Made Easy

[复制链接]
发表于 2008-6-4 04:41:25 | 显示全部楼层
sounds cool~ let me see see ^^
发表于 2008-6-4 09:47:28 | 显示全部楼层
:handshake
发表于 2008-6-7 21:45:05 | 显示全部楼层
Great! Thanks a lot!
发表于 2008-6-8 10:10:27 | 显示全部楼层
收藏了。
发表于 2008-6-8 10:35:21 | 显示全部楼层
呵呵。很好,很好
发表于 2008-6-21 06:55:15 | 显示全部楼层
有用的资料,这要看看什么是clock divider
发表于 2008-6-21 17:50:57 | 显示全部楼层

谢谢楼主

但是感觉不一定很实用,算法里面同时用到了上升沿和下降沿作为触发条件,这样会有风险,而且FPGA里不推荐这样做。
不知道还有没有更好的算法。
发表于 2008-6-22 13:45:40 | 显示全部楼层
谢谢楼主
发表于 2008-6-26 13:29:46 | 显示全部楼层
很好,楼主辛苦了
发表于 2008-7-13 16:00:24 | 显示全部楼层
din gding
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 14:55 , Processed in 0.022981 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表