后仿真与时序验证的疑惑

wangsheng0415 · 发表于 2008-5-21 11:36:09

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请问这两者什么区别呢?是不是做后仿真验证包括了时序验证，属于动态时序验证了，而且还要进行逻辑验证。单独做静态时序验证的话，就不考虑设计的逻辑验证了.

dmq0420 · 发表于 2008-5-23 09:22:23

一个是功能时序验证，一个是时序分析。完全两回事

MOSFET · 发表于 2008-5-23 09:45:49

先搞清动态时序分析和静态时序分析的区别~~~
你能保证你的testbech可以测试所有情况吗?
你能保证你的testbech能覆盖所有路径吗?
你能容许你的后仿真跑几天才能出结果吗?
对于大的设计你不可能做到上面这些,所以要引入STA!

wangsheng0415 · 发表于 2008-5-23 15:00:58

恩，就跟形式验证和模拟验证的区别一样吧.
布局布线之后的后仿真是不是一方面进行功能验证,但是在时序部分很难覆盖所有时序路径,所以要单独进行STA。我想问的是STA是不是不考虑功能验证?望大侠指点

MOSFET · 发表于 2008-5-23 15:23:25

不考虑，只保证没有时序违约~~主要检查setup和hold on
功能验证要放在coding的时候做，一般有专门的功能验证方法和软件
如Specman，VERA。
此后的综合，DFT，CTS，布局布线了只需要进行formal verificaiton。
这是功能等价性验证，保证网表功能和前面代码有着等价的功能
所以后面再不需要进行功能验证了。