在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: opteronfx

在cadence ADE中做数字(verilog)和模拟模块(spice)的混合仿真tutorial

[复制链接]
发表于 2009-8-27 21:05:16 | 显示全部楼层
hao dongxi ,duo xie lou zhu
发表于 2009-8-27 21:45:47 | 显示全部楼层
thanksthanksthanksthanks
发表于 2009-9-3 21:56:27 | 显示全部楼层
学习了
发表于 2009-9-5 14:42:03 | 显示全部楼层
不错,想必今后能用到。
发表于 2009-9-6 16:09:22 | 显示全部楼层
haohaohao
发表于 2009-9-6 16:10:57 | 显示全部楼层
haohaohao
发表于 2009-9-9 12:15:30 | 显示全部楼层
CADENCE 高速PCB设计与仿真

allegro小功能集锦.pdf

147.2 KB, 下载次数: 0 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2009-9-23 11:57:26 | 显示全部楼层
正好需要, 谢谢
发表于 2009-9-24 18:52:15 | 显示全部楼层
非常感谢
发表于 2009-9-24 20:11:43 | 显示全部楼层
这个免费行不行啊?这么小的文件
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 05:23 , Processed in 0.028318 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表